Cuestionario de clase 4/10/2021

 Estructura de programa. 

La entidad (ENTITY) en VHDL es simplemente la declaración de las entradas y salidas de un módulo mientras que la arquitectura 

(ARCHITECTURE) es la descripción detallada de la estructura interna del módulo o de su comportamiento.

ENTITY Nombre_entidad IS

PORT ( Nombre de señal: modo tipo de señal;

. . .

Nombre de señal: modo tipo de señal ) ;

END nombre_entidad ;

Además de darle nombre a la entidad el propósito de la declaración es definir sus señales (o ports) de interfaz externa en su declaración de ports. Además de las palabras reservadas o claves ENTITY, IS, PORT and END, una ENTITY tiene los siguientes elementos.

• Nombre_entidad; es un identificador seleccionado por el usuario para seleccionar la entidad.
• Nombre de señal; es una lista de uno o más identificadores separados por una coma y seleccionados por el usuario para identificar las señales externas de la interfaz.
• MODO es una de las 4 siguientes palabras reservadas para indicar la dirección de la señal:

Modo	Descripción
IN	En este modo las señales solo entran en la entidad
OUT	Las señales salen de la entidad
BUFFER	Este modo se utiliza para las señales que además de salir de la entidad pueden usarse como entradas realimentadas
INOUT	Este modo se utiliza para señales bidireccionales. Se emplea en salida con tres estados. Se puede asignar como sustituto de los tres modos anteriores, pero no se aconseja pues dificulta la comprensión del programa.

Cuando se omite el modo de una señal en la declaración de la entidad se sobreentiende que es de entrada.

• Tipo de señal; en VHDL, hay varios tipos de señales predefinidas por el lenguaje, tales como:

TIPO	Características
BIT	En este tipo las señales solo toman los valores de "1" y "0"
Booleana	En este tipo las señales solo toman los valores de True y False
Std_logic	En este tipo las señales toman 9 valores, entre ellos tenemos: "1", "0", "Z" (para el 3.er estado), "-" (para los opcionales).
Integer	En este tipo las señales toman valores enteros. Los 1 y los 0 se escriben sin “
Bit_Vector	En este tipo los valores de las señales son una cadena de unos y ceros. Ejemplo: “1000”
Std_Logic_Vector	En este tipo los valores de las señales son una cadena de los nueve valores permisibles para el tipo std_logic.
Character	Contiene todos los caracteres ISO de 8 bits, donde los primeros 128 son los caracteres ASCII