Programación de un PLD
Programar significa realizar las conexiones reales en el arreglo, es decir cuales conexiones deben estar en 0, 1
Existen 2 métodos para programar un PLD:
- Programación por ZIF.
- Programación en Sistema.
Programación por ZIF Este implica remover el chip del PLD y se requiere colocarlo en un dispositivo especial llamado (Programador).
Actualmente los programadores se conectan a una computadora personal donde contiene bibliotecas de información de diversos tipos de PLD Donde ejecutan un software de programación donde nos permite establecer información como: Que dispositivo es, si esta en blanco o leer el estado de cualquier conexión programable El resultado de una programación exitosa es un archivo llamado JEDEC donde por medio de ZIF será grabado en el chip.
Programación en Sistema
Este método el chip no necesita extraerse del circuito para su programación se la realiza por medio de un cable conocido como JTAG donde tiene 4 terminales que son conectadas la PLD y es cargada la información por medio de software que establece el formato apropiado de PLD
JTAG PLD
Software utilizado
1.- ISE 8.2i ( INTEGRATED SOFTWARE ENVIROMENT ) Es una herramienta para estudiantes, para profesores donde se realizan simulaciones sin dañar circuitos físicos.
Requerimientos:
- 1 GB de espacio de almacenamiento en disco duro.
- Memoria RAM 512 M mínimo , ideal 1 GB de memoria Ram.
- Windows 7 ,.Windows XP/PRO, Linux, o Solaris.
- Procesador 1.7 GHz.
2.- ISR Release 2.2 In-System Reprogrammable, Software for CPLDs CYPRESS.
Warp R6.3 creada por Cypress Semiconductor.
Requisitos de sistema para el software Warp
- PC IBM o equivalente (recomendable clase Pentium)
- 32 MB de RAM (recomendable 64 MB)
- Espacio en disco 110 MB
- CD-ROM
- Windows 98 o Windows NT 4.0
- Número de licencia
- PC IMB, Windows 98
- Un puerto paralelo libre
- Mínimo de 32 MB de RAM
- Aproximadamente 30 MB de espacio en disco duro
Implementación
El CY7C372Í es un Dispositivo lógico programable complejo (CPLD), este circuito es eléctricamente borrable y reprogramable en sistema (ISR) y es parte de la familia FLASH370Í de CPLD de alta funcionalidad y alta velocidad. La función ISR de Cypress, es implementada a través de 4 terminales de una interface serial. Los datos son desplazados y manejados (entrada y salida) a través de las terminales SDÌ y SDO respectivamente, usando la terminal del voltaje de programación (Vpp).
Las 64 macroceldas dentro del circuito CY7C372Í están divididas en cuatro bloques lógicos. Cada bloque incluye 16 macroceldas, a 72 x 86 arreglos de productos de términos.
Los bloques lógicos dentro de la arquitectura FLASH370Í, son conectados a través de un recurso extremadamente rápido llamado PIM (Matriz de interconexión Programable)
Como todos los miembros de la familia FLASH370Í, el CY7C372Í es rico en recursos. Cada dos macroceldas en el dispositivo cuentan con terminales de E/S, resultando un total de 32 terminales de E/S del circuito. Además de cuatro entradas dedicadas y dos entradas de reloj.
Finalmente, entre las características del CY7C372Í se encuentra un sencillo modelo de tiempos. Como en otras arquitecturas de CPLD de alta funcionalidad, no presenta grandes retardos en la velocidad del circuito, así como efectos fanout, retardos de interconexión o retardos de expansión. Dependiendo del número de recursos utilizados o del tipo de aplicación, los parámetros de tiempo en el CY7C372Í suelen ser los mismos.
Características del circuito:
64 macroceldas distribuidas en cuatro bloques lógicos
32 terminales de entrada / salida
6 entradas dedicadas, incluyendo 2 terminales de reloj
Reprogramable en sistema (ISR)
- Tecnología flash
- Interface JTA G
- F M A X= 125 MH z
- Tp d= lOns
- T S = 5.5 ns
- TCo= 6.5 ns
Fuentes:
- D. (s. f.). Programacion PLD. slideshare. Recuperado 12 de octubre de 2021, de https://es.slideshare.net/davic_exe/programacion-pld
- PDF.- http://eprints.uanl.mx/7431/1/1020128455.PDF
- PDF.- http://cdigital.dgb.uanl.mx/te/1020149162.PDF
Comentarios
Publicar un comentario